中国粉体网讯 Chiplet（芯粒）技术，是将单片系统级芯片拆分为多个功能独立的小芯片，再依托先进封装完成系统集成的技术路线。当芯片制程推进至5nm及以下，大尺寸单片芯片面临良率下滑、制造成本快速抬升等难题，产业界逐步将性能提升的重心从单纯的制程微缩，转向封装层面的高密度集成。借助2.5D中介层、3D堆叠、混合键合等方案，计算、存储、IO等不同功能芯粒可以实现超高密度互连。
Chiplet先进封装的核心在于高密度互连：芯粒之间、芯片与基板之间，需要在极小间距下实现可靠的电气连接与机械固定。这些尺度微小的互连结构，同时承担信号传输、机械支撑与热传导三重使命，而用于制备这类互连材料的关键基础原料，正是各类高性能金属粉体。
为什么封装离不开金属粉体
芯片与基板、芯粒之间的互连，很少依靠整块金属构件实现，更多是采用金属粉体制备的焊膏、烧结银浆、导电铜浆等功能浆料完成。粉体的粒径、纯度、球形度与表面状态，直接决定互连间距能否持续缩小、烧结温度能否降低、器件散热能否满足长期工作要求。
进入Chiplet时代，互连间距不断压缩、芯片工作温度持续抬升、散热压力陡增，传统封装用金属粉体已经难以匹配新一代器件指标。其中，锡基焊粉、银粉、铜粉、镍粉四类粉体，分别承担起不同环节的关键使命。
锡基焊粉：细间距互连的基础材料
锡基焊粉是封装领域应用成熟度最高的一类金属粉体。行业主流采用SnAgCu（SAC）无铅锡合金制备球形粉末，搭配助焊剂制成锡膏；经钢网印刷至焊盘，再通过回流焊熔融凝固，完成芯片与基板之间的电气连通和机械固定。
Chiplet对锡基焊粉提出更高要求，根源在于微凸点尺寸持续缩小。传统板级BGA焊点间距多为100–200μm，一般选用25–45μm粒度焊粉即可；倒装芯片C4凸点间距缩小至约100μm，配套焊粉粒度随之降到15–25μm。而当前量产Chiplet微凸点主流间距落在40–50μm，部分前沿方案已经向20μm及以下推进。在这类狭小焊盘上，如果继续使用粗颗粒焊粉，极易出现钢网堵孔、印刷缺锡等良率问题。
为适配细间距需求，焊粉规格持续升级，从Type5、Type6，逐步走向Type7、Type8，粒径由十余微米降至数微米。超细焊粉并非简单粉碎制得：随着粒径减小，粉体比表面积快速上升，氧化、团聚风险显著增加，对球形度、氧含量、粒度分布的控制门槛大幅抬高。从粗粉到超细粉，需要对制粉装备、惰性气氛保护、精密分级整条产线进行升级。目前Type8虽已实现商用，但在高端先进封装中大规模稳定落地仍存在挑战。
银粉：功率器件固晶的烧结连接材料
银粉在先进封装中的应用定位，近几年正在发生重要转变。传统场景下，银粉大多作为导电填料加入环氧树脂体系，做成导电胶，多用于小功率、低可靠性要求的连接。而在Chiplet与宽禁带半导体共同驱动下，高性能银粉的核心赛道转向功率芯片固晶烧结。
这一变化来自器件耐温需求的提升。SiC、GaN等宽禁带半导体的工作结温可达175–200°C。常规SnAgCu焊料熔点仅217°C，如果长期在接近熔点的温度服役，焊点容易产生蠕变、变形，最终引发热疲劳失效；AuSn焊料熔点可达280°C，但成本高昂，高温环境下同样存在蠕变隐患。
低温烧结银采用完全不同的连接机制：不靠焊料熔融，而是将银浆涂布在芯片与基板之间，在约200°C的条件下加热，使银粉颗粒固相烧结，形成连续致密的纯银连接层。银本身熔点高达961°C，烧结后的连接层可以在200°C以上长期稳定工作；其热导率约为传统锡焊料的3–4倍，能够高效导出芯片热量。需要补充的是，烧结银当前最大规模市场仍是分立宽禁带功率器件与功率模块，在Chiplet中尚处于导入阶段；同时低压、无压烧结路线并存，压力条件对最终致密化效果影响很大。
想要在200°C左右实现低温烧结，银粉通常需要做到纳米尺度，也就是几十至两百纳米。纳米银颗粒比表面积高、烧结活化能低，更容易在低温下形成颗粒颈连。但纯纳米银粉价格高、团聚严重，浆料厂商普遍采用复配方案：纳米银提供烧结驱动力，亚微米银搭建骨架、降低成本，片状银粉用来调节浆料流变特性。因此先进封装所用银粉，大多是多粒径、多形貌复配体系。
铜粉：高密度互连与散热热沉的关键材料
铜在封装领域应用已久，但早期以电镀工艺为主，铜粉直接作为浆料填料使用并不普遍。Chiplet技术兴起之后，铜粉的产业价值快速凸显，主要来自两大方向。
第一是高密度互连。铜柱凸点逐步替代传统锡球凸点：传统倒装锡球回流后呈液态，细间距下容易塌陷、桥连，密度提升空间有限。铜柱凸点一般通过电镀成型制备，柱体为固态铜，顶端只保留一层薄锡用于焊接，结构刚性更强，可支撑40–50μm级别的窄间距；同时铜的抗电迁移性能优于锡，更适配AI芯片高功耗、大电流密度场景，降低长期可靠性风险。
第二是高端散热热沉制备。芯粒三维堆叠带来严峻的热管理压力。纯铜导热性能优异，但热膨胀系数和硅差距较大，直接贴合容易产生高热应力。金刚石增强铜基复合材料，将高导热金刚石颗粒弥散在铜基体中，整体热导率高于纯铜，还可以通过配方调控热膨胀系数，使之匹配硅芯片。这类材料一般采用粉末冶金制备，亚微米铜粉与金刚石粉混合烧结，铜粉的纯度、粒径、形貌，直接决定界面热阻与成品性能。当然，金刚石铜只是高端热沉路线之一，钨铜、钼铜、碳化硅增强铜等方案同样在应用。
纳米铜浆低温烧结的思路和烧结银相近，成本仅为银材料的几分之一。但铜在空气中200°C就容易氧化，表面氧化铜层会阻碍烧结致密化，通常需要还原气氛，工艺复杂度更高，目前仍处在产业化推广阶段。
镍粉：MLCC内电极的核心材料
镍粉并不直接用于芯片之间的互连，但是先进封装基板搭载海量MLCC（多层陶瓷电容器），让超细镍粉成为整条供应链不可或缺的基础粉体。
MLCC由数百至上千层钛酸钡陶瓷介质膜与金属内电极交替叠压烧结而成。早期内电极使用钯银等贵金属；随着MLCC容量提升、叠层数持续增加，贵金属成本压力难以承受，行业在上世纪90年代完成贱金属化转型，内电极主流改为镍。
选择镍而非铜，核心在于适配共烧窗口。MLCC需要在1200–1300°C和陶瓷介质一起共烧：空气中镍极易氧化，而还原气氛过强，又会把钛酸钡还原成半导体，丧失绝缘能力。镍可以在精准调控的弱还原气氛下稳定存在，同时保护介质绝缘性。铜理论上也有适配潜力，但其熔点（1085°C）贴近共烧温度，烧结时容易软化变形，后续焊接过程中还容易被焊锡溶蚀，应用受限。
Chiplet、AI硬件带动MLCC持续小型化，也不断抬高镍粉指标门槛。当前高端MLCC的介质层厚度已经不足1μm，如果镍粉中存在少量粗颗粒，印刷形成的电极层就有可能戳穿陶瓷介质，造成电容短路失效。因此MLCC用球形镍粉已经做到200nm级别，并且严格压缩粒径分布，行业正向150nm、100nm甚至更细规格推进。单颗AI芯片的封装基板周边往往贴装数百颗MLCC，持续拉动超细镍粉需求。
应用现状与代表企业
从产业节奏来看，Chiplet先进封装正从技术验证走向规模化量产。台积电CoWoS产能持续扩张，英伟达、AMD、英特尔等厂商的AI芯片大量采用2.5D/3D封装方案；国内长电科技、通富微电、华天科技等头部封测企业，也在加速布局Fan-out、SiP、2.5D封装产线。HBM高带宽内存堆叠，进一步拉动微凸点、临时键合等环节配套材料消耗。
在金属粉体市场，高端品类目前仍由海外企业主导，国内厂商正在快速追赶。
锡基焊粉领域，海外代表包括铟泰（Indium）、贺利氏（Heraeus）、千住金属等，长期掌控Type8及以上超细焊粉高端市场。国内有研粉材是铜基、锡基粉体龙头，深圳福英达在细间距锡膏配套焊粉方向持续突破。
银粉与烧结银浆赛道，高端市场主要由日本田中贵金属（Tanaka）、贺利氏、DOWA把持，国产替代稳步推进。有研亿金隶属于有研集团，优势集中在超高纯金属靶材与稀贵金属材料；云南贵金属实验室、宁波广新纳米在纳米银粉、低温烧结浆料方向持续研发。
铜粉与铜基散热材料方面，有研粉材是国内铜基粉体龙头；上海研倍新材开发面向金刚石铜复合材料的亚微米铜粉；宁波赛墨科技已有金刚石铜热沉产品落地；海外代表企业包括赫格纳斯（Höganäs）、GGP等。
镍粉赛道，MLCC用超细镍粉长期由日本JFE、东邦钛、住友矿山垄断；国内博迁新材已经实现纳米镍粉到MLCC内电极浆料的产业化，是国产替代核心力量。
总体来看，Chiplet先进封装对金属粉体的拉动，并不是简单的需求量上涨，而是材料性能指标的系统性升级：粉体粒径向亚微米、纳米区间下沉，纯度向4N、5N、6N走高，粉体形貌从单一球形，拓展到球形、片状、核壳等多种复合结构。能够在超细、高纯、形貌可控三个方向同时实现稳定突破的粉体企业，有望在本轮先进封装材料升级浪潮中抢占先机。
参考来源：
项少林，等：Chiplet技术发展现状
王文逸，等：先进封装铜柱锡帽微凸点界面组织演化与可靠性研究进展
袁海涛，等：封装器件烧结银异质界面互连可靠性研究进展
各公司官网、中国粉体网
（中国粉体网编辑整理/留白）
注：图片非商业用途，存在侵权请告知删除！
